应用在时钟系统里的Oscillator和芯片
来源：http://www.jinluodz.com 作者：金洛鑫电子 2019年04月23
时钟系统是大部分产品内部比较重要的一个模块，主要作用是同步各类器件，而且时钟基准系统里必定会有一颗石英晶体或者振荡器，以及时钟集成芯片，其发出的时钟信号使产品可以精准的完成指令。时钟系统里的Oscillator一般都要求精确性要高，来看看时钟晶振与时钟芯片的工作原理和一些特点。
主板时钟芯片电路提供应CPU，主板芯片组和各级总线（CPU总线，AGP总线，PCI总线，PCIE总线等）和主板各个接口部分基本工作频率，有了它，计算机才能在CPU控制下，按步就班，协调地完成各项功能工作：
1.时钟发生器的工作原理：时钟我们可以把他定义为各个部件的总线频率速度，他起着分配给各个部件的频率使他们能够正常工作。当晶振通电后发出的频率送入时钟集成芯片芯片，它的各脚会传出相对应的频率通个时钟集成芯片芯片旁边的电阻（时钟集成芯片芯片旁边左右两边一排的小电阻基本为220=22欧，330=33欧）.而内存，与AGP这些高速的时钟是由北桥内部提供应它的，（注有些主板AGP时钟不是由北桥提供的)将频率信号分配到主板各个部件如（PCI33M，CPU100M133M200MI/O48M和14M，南桥33M&14M北桥100M7&133M&200M。
2.时钟集成芯片芯片简介：他主要起着放大频率和缩小频率的作用，他和晶振组合后才能在主板上起作用。我们把他称做为时钟发生器（晶振+时钟集成芯片芯片）。
3.晶振的工作原理：主板时钟芯片即分频器的原始工作振荡频率，由石英晶体振荡器的谐振频率来产生，晶振其实是一个频率产生器，他主要把传进去的电压转化为频率信号。提供应分频率一个基准的14.318MHZ的振荡频率，它是一个多谐振荡器的正回馈环电路，也就是说它把输入作为输出，把输出作为输入的回馈频率，象这样一个永无休止的循环自激过程。
4.在主板上常见的时钟晶振：有14.318M（主时钟）与32.768HZ（南桥旁边的时钟）。
时钟电路构架：
上面大家知道了它的各个主成部分后，再来看看它的整个构架图
PLL是Phase-LockedLoop的缩写，中文含意为锁相环。PLL基本上是一个闭环的反馈控制系统，它可以使PLL的输出可以与一个参考信号保持固定的相位关系。PLL一般由鉴相器、电荷放大器（ChargePump）、低通滤波器、压控晶体振荡器、以及某种形式的输出转换器组成。为了使得PLL的输出频率是参考时钟的倍数关系，在PLL的反馈路径或（和）参考信号路径上还可以放置分频器。PLL的功能示意图如下图所示：
压控振荡器产生周期性的输出信号，假如其输出频率低于参考信号的频率，鉴相器通过电荷放大器改变控制电压使压控振荡器就的输出频率提高。假如压控振荡器的输出频率高于参考信号的频率，鉴相器通过电荷放大器改变控制电压使压控振荡器就的输出频率降低。低通滤波器的作用是平滑电荷放大器的输出，这样在鉴相器进行微小调整的时候，系统趋向一个稳态。
3.3v电源经过二极管和电感进入分频器后，分频器开始工作，和晶体一起产生振荡，在晶体的两脚均可以看到波形。晶体的两脚之间的阻值在450---700欧之间。在它的两脚各有1V左右的电压，由分频器提供。石英晶体谐振器两脚常生的频率总和是14.318M。
总频（OSC）在分频器出来后送到PCI槽的B16脚和ISA的B30脚。这两脚叫OSC测试脚。也有的还送到南桥，目的是使南桥的频率更加稳定。在总频OSC线上还电容。总频线的对地阻值在450---700欧之间，总频时钟波形幅度一定要大于2V电平。假如开机数码卡上的OSC灯不亮，先查晶体两脚的电压和波形；有电压有波形，在总频线路正常的情况下，为分频器坏；无电压无波形，在分频器电源正常情况下，为分频器坏；有电压无波形，为晶体坏。
没有总频，南、北桥、CPU、CACHE、I/O、内存上就没有频率。有了总频，也不一定有频率。总频一定正常，可以说明石英晶振和分频器基本上正常，主要是晶体的振荡电路已经完全正常，反之就不正常。
当总频产生后，分频器开始分频，R2将分频器分过来的频率送到南桥，在南桥处理过后送到PCI槽B8和ISA的B20脚，这两脚叫系统测试脚，这个测试脚可以反映主板上所有的时钟是否正常。系统时钟的波形幅度一定要大于1.5V，这两脚的阻值在450---700欧之间，由南桥提供。
在主板上RESET和CLK者是南桥处理的，在总频正常下，假如RESET和CLK都没有，在南桥电源正常情况下，为南桥坏。主板不开机，RESET不正常，先查总频。在主板上，时钟线比AD线要粗一些，并带有弯曲。
时钟集成芯片芯片：
上面讲到了时钟的产生，那他是如何工作的接下来我给大家讲解一下时钟集成芯片芯片.时钟集成芯片芯片的工作条件：
①.供电→他的供电基本上都经过个子较大的贴片电感进入时钟集成芯片芯片（贴片电感时钟集成芯片芯片四周就可以找到因为他比其它帖片要胖一点）。时钟集成芯片芯片早期的供电有2组到3组：2组供电为2.5V与3.3V3组供电为2.5V与2.8V时钟集成芯片芯片后期的供电有1组到2组：1组为+3.3V2组为3.3V与2.5V
②PG信号是在启动时输出电压都稳定后再给电脑一个启动信号，让电脑正式启动，而在意外断电时也能及时地送出关机信号让电脑立刻停止工作，对电脑的稳定和外设起了很大的保护作用。PG信号基本是通过时钟集成芯片芯片旁边的阻值较大的电阻（10K、4.7K电阻）进入时钟集成芯片芯片内部的（PG要高于1.5V）当供电与PG都正常后时钟集成芯片芯片内部才能正常工作，和谐振器一起产生振荡，在晶体的两脚均可以看到波形。晶体的两脚之间的阻值在450---700欧之间。在它的两脚各有1V左右的电压，由分频器提供。他才能把14.318晶振送来的时钟频率放大或缩小后输给主板的各个部件.
1.时钟发生器的工作原理：时钟我们可以把他定义为各个部件的总线频率速度，他起着分配给各个部件的频率使他们能够正常工作。当晶振通电后发出的频率送入时钟集成芯片芯片，它的各脚会传出相对应的频率通个时钟集成芯片芯片旁边的电阻（时钟集成芯片芯片旁边左右两边一排的小电阻基本为220=22欧，330=33欧）.而内存，与AGP这些高速的时钟是由北桥内部提供应它的，（注有些主板AGP时钟不是由北桥提供的)将频率信号分配到主板各个部件如（PCI33M，CPU100M133M200MI/O48M和14M，南桥33M&14M北桥100M7&133M&200M。
2.时钟集成芯片芯片简介：他主要起着放大频率和缩小频率的作用，他和晶振组合后才能在主板上起作用。我们把他称做为时钟发生器（晶振+时钟集成芯片芯片）。
3.晶振的工作原理：主板时钟芯片即分频器的原始工作振荡频率，由石英晶体振荡器的谐振频率来产生，晶振其实是一个频率产生器，他主要把传进去的电压转化为频率信号。提供应分频率一个基准的14.318MHZ的振荡频率，它是一个多谐振荡器的正回馈环电路，也就是说它把输入作为输出，把输出作为输入的回馈频率，象这样一个永无休止的循环自激过程。
4.在主板上常见的时钟晶振：有14.318M（主时钟）与32.768HZ（南桥旁边的时钟）。
时钟电路构架：
上面大家知道了它的各个主成部分后，再来看看它的整个构架图
PLL是Phase-LockedLoop的缩写，中文含意为锁相环。PLL基本上是一个闭环的反馈控制系统，它可以使PLL的输出可以与一个参考信号保持固定的相位关系。PLL一般由鉴相器、电荷放大器（ChargePump）、低通滤波器、压控晶体振荡器、以及某种形式的输出转换器组成。为了使得PLL的输出频率是参考时钟的倍数关系，在PLL的反馈路径或（和）参考信号路径上还可以放置分频器。PLL的功能示意图如下图所示：
压控振荡器产生周期性的输出信号，假如其输出频率低于参考信号的频率，鉴相器通过电荷放大器改变控制电压使压控振荡器就的输出频率提高。假如压控振荡器的输出频率高于参考信号的频率，鉴相器通过电荷放大器改变控制电压使压控振荡器就的输出频率降低。低通滤波器的作用是平滑电荷放大器的输出，这样在鉴相器进行微小调整的时候，系统趋向一个稳态。
3.3v电源经过二极管和电感进入分频器后，分频器开始工作，和晶体一起产生振荡，在晶体的两脚均可以看到波形。晶体的两脚之间的阻值在450---700欧之间。在它的两脚各有1V左右的电压，由分频器提供。石英晶体谐振器两脚常生的频率总和是14.318M。
总频（OSC）在分频器出来后送到PCI槽的B16脚和ISA的B30脚。这两脚叫OSC测试脚。也有的还送到南桥，目的是使南桥的频率更加稳定。在总频OSC线上还电容。总频线的对地阻值在450---700欧之间，总频时钟波形幅度一定要大于2V电平。假如开机数码卡上的OSC灯不亮，先查晶体两脚的电压和波形；有电压有波形，在总频线路正常的情况下，为分频器坏；无电压无波形，在分频器电源正常情况下，为分频器坏；有电压无波形，为晶体坏。
没有总频，南、北桥、CPU、CACHE、I/O、内存上就没有频率。有了总频，也不一定有频率。总频一定正常，可以说明石英晶振和分频器基本上正常，主要是晶体的振荡电路已经完全正常，反之就不正常。
当总频产生后，分频器开始分频，R2将分频器分过来的频率送到南桥，在南桥处理过后送到PCI槽B8和ISA的B20脚，这两脚叫系统测试脚，这个测试脚可以反映主板上所有的时钟是否正常。系统时钟的波形幅度一定要大于1.5V，这两脚的阻值在450---700欧之间，由南桥提供。
在主板上RESET和CLK者是南桥处理的，在总频正常下，假如RESET和CLK都没有，在南桥电源正常情况下，为南桥坏。主板不开机，RESET不正常，先查总频。在主板上，时钟线比AD线要粗一些，并带有弯曲。
时钟集成芯片芯片：
上面讲到了时钟的产生，那他是如何工作的接下来我给大家讲解一下时钟集成芯片芯片.时钟集成芯片芯片的工作条件：
①.供电→他的供电基本上都经过个子较大的贴片电感进入时钟集成芯片芯片（贴片电感时钟集成芯片芯片四周就可以找到因为他比其它帖片要胖一点）。时钟集成芯片芯片早期的供电有2组到3组：2组供电为2.5V与3.3V3组供电为2.5V与2.8V时钟集成芯片芯片后期的供电有1组到2组：1组为+3.3V2组为3.3V与2.5V
②PG信号是在启动时输出电压都稳定后再给电脑一个启动信号，让电脑正式启动，而在意外断电时也能及时地送出关机信号让电脑立刻停止工作，对电脑的稳定和外设起了很大的保护作用。PG信号基本是通过时钟集成芯片芯片旁边的阻值较大的电阻（10K、4.7K电阻）进入时钟集成芯片芯片内部的（PG要高于1.5V）当供电与PG都正常后时钟集成芯片芯片内部才能正常工作，和谐振器一起产生振荡，在晶体的两脚均可以看到波形。晶体的两脚之间的阻值在450---700欧之间。在它的两脚各有1V左右的电压，由分频器提供。他才能把14.318晶振送来的时钟频率放大或缩小后输给主板的各个部件.
正在载入评论数据...
相关资讯
- [2024-03-04]Jauch的40MHz的石英毛坯有多厚？...
- [2023-09-21]Skyworks领先同行的绿色生产标准...
- [2023-06-28]适合于超声波的6G常用低成本贴片...
- [2020-07-13]应用到晶振的质量因数Q数字方程...
- [2020-07-03]多晶振荡器的存在与作用还有多少...
- [2020-06-29]何时使用Oscillator与时钟才最合...
- [2020-06-24]组成TCXO振荡器的5个核心元器件...
- [2020-06-08]Cardinal压控振荡器的锁相环基础...
业务经理
客服经理
