也许你不知道，但是Crystal oscillator已经越来越被广泛应用了，尤其是每天都要用到智能手机，电脑，交通工具等领域，而且尺寸也非常小，最小的振荡器体积可达到1.6*1.2mm，一般来说oscillator的稳定性和性能都比较高。前提是要正确的使用它，并且尽量避免所以可能影响其品质的因素。
如果要让晶体振荡器可以正常的振荡，不仅仅是把它焊接上去就可以了，还要满足一些条件，和运用相关的计算和知识，才能正确的使用石英晶体振荡器，并发挥出优良的稳定性。晶体控制振荡器可以被认为包括放大器和反馈网络，其选择放大器输出的一部分并将其返回到放大器输入。下面示出了这种电路的概括描述。

为了使振荡器电路工作，必须满足两（2）个条件：
（A）环路功率增益必须等于1。
（B）环路相移必须等于0,2Pi，4Pi等弧度。
反馈到放大器输入端的功率必须足以提供振荡器输出，放大器输入，并克服电路损耗。振荡器工作的确切频率取决于振荡器电路内的环路相位角度偏移。相角的任何净变化都将导致输出频率的变化。由于振荡器的通常目标是提供基本上与变量无关的频率，因此必须采用一些最小化净相移的方法。也许最好的，当然最常见的最小化净相移的方法是在反馈回路中使用石英晶体单元。
随着施加频率的变化，石英晶体的阻抗发生显着变化，所有其他电路元件可被认为具有基本恒定的电抗。因此，当在振荡器的反馈回路中使用晶体单元时，晶体单元的频率将自身调节，使得晶体单元呈现满足环路相位要求的电抗。以下示出石英晶体谐振器单元的电抗与频率的关系。

从图2.0可以看出，石英晶体单元具有两个零相位频率。两者中的第一个或更低的是串联谐振频率，通常缩写为Fs。零相位的两个或更高频率中的第二个或更高是并联或反共振频率，通常缩写为Fa。串联和并联谐振频率在振荡器电路中都呈电阻性。在串联谐振点处，电阻最小并且电流最大。在平行点处，电阻是最大的并且电流是最小的。因此，并联谐振频率Fa不应该用作振荡器电路的控制频率。
通过在Oscillator电路的反馈回路中包括无功分量（通常是电容器），可以使石英晶体单元在沿串联和并联谐振点之间的线的任何点处振荡。在这种情况下，振荡频率将高于串联谐振频率但低于并联谐振频率。由于电容的增加所产生的频率高于串联谐振频率，因此通常称为并联频率，尽管它低于真实的并联频率。正如有两个与石英晶体单元相关的零相位频率，有两个主振荡器电路。这些电路一般用所使用的晶体单元的类型来描述，即“串联”或“并联”。
系列电路：
串联谐振振荡器电路使用设计为以其自然串联谐振频率工作的晶体。在这样的电路中，反馈回路中不会有电容器。串联谐振振荡器电路的使用主要是因为它们的元件数量最少。然而，这些电路可以提供除通过晶体单元之外的反馈路径。因此，在晶体故障的情况下，这种电路可能继续以某个任意频率振荡。下面给出基本串联谐振电路的描述。

从图3.0可以看出，如果需要调整，串联谐振振荡器电路不提供调节输出频率的方法。在上述电路中，电阻器R1用于偏置逆变器并使其在其线性区域中工作。该电阻还为逆变器提供负反馈。电容器C1是耦合电容器，用于阻止直流电压。电阻器R2用于偏置晶体单元。该电阻强烈影响时钟晶体单元看到的驱动电流，因此必须注意不要选择太小的值。晶体单元Y1是串联谐振晶体单元，被指定以所需频率工作并具有所需的频率容差和稳定性。
并联电路：
并联谐振振荡器电路使用晶体单元，该晶体单元设计用于以指定的负载电容值工作。这将导致晶体频率高于串联谐振频率但低于真正的并联谐振频率。这些电路不提供通过晶体单元以外的路径来完成反馈环路。如果晶体单元发生故障，电路将不会继续振荡。下面给出并联谐振电路的基本描述。

该电路使用单个逆变器，反馈回路中有两个电容器。这些电容包括“负载电容”，并与晶体单元一起确定石英振荡器工作的频率。随着负载电容的值改变，振荡器的输出频率也改变。因此，如果需要调整，该电路确实提供了调整输出频率的便利方法。
电阻R1和R2具有与图3.0所示串联谐振电路相同的功能。两个负载电容CL1和CL2用于建立晶体单元以及振荡器工作的频率。晶体单元Y1是并联谐振晶体单元，被指定为以所需频率和所需频率容限和稳定性以所需的负载电容值工作。
负载电容：
已经参考了“负载电容的规定值”。负载电容可以定义为“在晶体的连接点上存在于SPXO振荡器电路中的电容值，无论是测量的还是计算的。”在串联谐振电路中，晶体单元的连接点之间不存在电容，因此，不需要为串联谐振晶体单元指定负载电容。在并联谐振振荡器电路的情况下，存在电容。由于直接测量该电容是不切实际的，通常需要计算该值。负载电容值的计算通过以下等式完成：

其中CL1和CL2是负载电容，CS是电路杂散电容，通常为3.0到5.0pF。
必须注意的是，负载电容值的变化将导致振荡器输出频率的变化。因此，如果需要精确的频率控制，则需要精确的负载电容规格。为了说明，假设晶体单元被指定工作在20.000MHz的频率，负载电容为20.0pF。假设晶体单元然后被放置在具有30.0pF值的电路中。然后，晶体单元的频率将低于指定值。相反，如果所讨论的电路的值为10.0pF，则频率将高于指定值。频率和负载电容之间的关系如下所示。

负面抵抗力：
为了获得最佳性能，必须设计振荡器电路以增强“负电阻”，这有时称为“振荡裕量”。通过临时安装变量来评估给定电路中的负电阻量。电阻器与晶体单元串联。电阻应初始设置为最低设置，最好接近零欧姆。然后启动振荡器并在示波器上监视输出。然后调节可变电阻器，以便在连续监测输出的同时增加电阻。在一定的电阻值下，振荡将停止。此时，测量可变电阻器以确定振荡停止的欧姆值。对于该值，必须添加供应商指定的晶体单元的最大电阻。总欧姆电阻被认为是“负电阻”或“振荡裕量”。为了获得良好，可靠的电路操作，建议负电阻至少是晶体单元规定的最大电阻值的五倍。负电阻值超过晶体单元最大电阻的五倍是更好的。由于负电阻在高温下趋于降低，因此建议在最高工作温度范围内进行测试。
频率与OVERTONE模式：
石英晶体单元的频率受振动石英元件的物理尺寸的限制。在某些情况下，限制尺寸是长度和宽度。在最流行的晶体单元“AT”切割晶体单元的情况下，限制尺寸是振动石英元件的厚度。随着厚度减小，频率增加。在某些时候，通常约为30.000MHz，石英板的厚度变得太薄而无法加工。
如果需要开发频率高于极限频率的振荡器，必须考虑到石英晶体单元将以其“基本”频率的奇数倍整数振荡的事实。我们可以将“基本”频率定义为“在给定的一组机械尺寸下自然发生的频率。”因此，如果晶体单元的基频为10.0MHz，也可以使其振荡为3,5，7，等倍的根本。也就是说，该单元将以30.0,50.0,70.0等频率振荡。这些基频的倍数称为“泛音”，由乘法的整数表示，如“三次泛音”，“五次泛音”等。当需要使用泛音频率时，晶体单位必须是指定以期望的频率和期望的泛音操作。永远不应该尝试订购基模晶体单元，然后以泛音频率操作它。这是因为晶体制造工艺对于基本和泛音晶体单元而言是不同的。
在许多情况下，在特定有源晶振设计中使用的集成电路的特性决定了晶体单元的基频被抑制，以确保在所需频率和期望的泛音下操作。在这种情况下，通常需要修改振荡器电路。一种修改方法是添加“槽”电路，包括电感器和电容器。这些修改如图6.0和7.0所示。

图6.0描述了串联谐振电路的修改，而图7.0描述了并联谐振电路的修改。

在这两种情况下，谐振电路都被调谐到在基频和所需频率之间的某个频率下谐振。这导致不需要的频率被分流到地，在振荡器的输出端仅留下所需的频率。
设计注意事项：
为了振荡器电路的良好操作，应遵循某些设计考虑因素。在所有情况下，建议避免使用并行走线，以减少电路杂散电容。所有迹线应尽可能短，并应隔离组件以防止耦合。应使用地平面隔离信号。
驱动水平：
“驱动电平”是晶体单元在工作时消耗的功率。功率是所施加电流的函数，通常用毫瓦或微瓦表示。晶体单元被指定为具有某些驱动电平的最大值，其随频率和操作模式的变化而变化。最好咨询晶体单元供应商，了解特定晶体单元允许的驱动电平的最大值。超过给定晶体单元的最大驱动电平可能导致操作不稳定，老化速率增加，并且在某些情况下会导致灾难性损坏。驱动电平可以通过以下等式计算：

其中I是通过晶体单元的均方根电流，R是所讨论的特定晶体单元的最大电阻值。等式（2）简单地说就是“欧姆定律”。
可以通过临时插入与晶体单元串联的电阻器来实现对工作oscillator Crystal电路中的实际驱动电平的测量。电阻必须与晶体单元具有相同的欧姆值。然后可以读取电阻器两端的电压降，并计算电流和功耗。然后必须移除电阻器。作为测量驱动电平的替代方法，如果空间允许，可以在晶体单元的输出引线处使用电流探针。

正在载入评论数据...

上一篇：Bliley公司诠释SAW滤波器的特性与应用

下一篇：改进的TCXO OSCillator技术可用于小型电池

此文关键字： oscillator注意事项晶体振荡器操作理论 oscillator电路设计

姓名：
邮箱：
正文：

资讯中心

金洛博客

使用Crystal oscillator时必须要知道的事

相关资讯