我们都知道石英晶振大致可以分为两大类,分别是MHz和KHz,一般来说MHz频率范围比KHz要高,而且范围更广泛,KHz的范围虽然从32KHz~100KHz都有,但范围小不说,市场上和用户应用都是以32.768KHz这个频点为主.因此使用KHz和MHz时,PCB板的布局和设计也会稍稍的不同,二者之间的参数,电气特性,特征也会有一些差别.下面金洛鑫介绍一些晶振的基本资料,以及MHz和KHz的PCB板设计注意事项.
晶振利用振动压电材料的机械谐振来产生非常稳定的时钟信号.通常借助频率提供稳定的时钟信号或跟踪时间;因此,晶振广泛用于RF和数字电路.晶振可由不同供应商提供,形状和尺寸也不尽相同,在性能和规格方面有很大差异.为在温度、湿度、电源和工艺发生变化时使稳健的应用保持稳定,了解各个参数和贴片振荡器电路至关重要.所有物理对象都具有固有的振动频率,振动频率由其形状、大小、弹性和材料中的声速决定.压电材料在施加电场时会变形,在恢复到其原始形状时会产生电场.电子电路中最常用的压电材料是石英晶振,但也使用陶瓷谐振器—通常用于低成本或非时序关键型应用.32.768KHz晶振通常被切割成音叉形状,可以形成非常精确的频率.

图1-1.32.768kHz音叉晶振的形状

振荡器
巴克豪森稳定性准则是用于确定电子电路何时振荡的两个条件.其中规定,如果A是电路中放大元件的增益,β(jω)是反馈路径的传递函数,则电路将仅在符合以下条件的频率下维持稳态振荡:
环路增益的绝对值等于单位增益,即|βA|=1
环路的相移为0或2π的整数倍,即∠βA=2πn,n∈0、1、2、3...
第一条准则将确保恒定幅值信号.小于1的数会将信号衰减到0,大于1的数会将信号放大到无穷大.第二条准则将确保晶振稳定的频率.对于其他相移值,正弦波输出将因反馈环而被抵消.

图1-2.反馈环

Microchip AVR单片机中的32.768kHz振荡器如图1-3所示,它由反相放大器(内部)和晶振(外部)组成.大多数AVR单片机都具有内部容性负载(CL1和CL2),因此通常不需要外部电容.但在某些情况下,必须添加外部负载以满足晶振规范.某些AVR单片机可选择应使用CKOPT熔丝连接还是断开内部电容.反相放大器将提供一个π弧度(180度)相移,剩下的π弧度相移将由Quartz Crystal和容性负载(频率为32.768KHz)提供,得到的总相移为2π弧度.在起振期间,放大器输出将增大,直到建立环路增益为1的稳态振荡,即满足巴克豪森准则.此过程由AVR单片机振荡器电路自动控制.

图1-3.AVR器件中的皮尔斯晶振电路(简化电路)

电气模型
晶振的等效电路如图1-4所示.串联RLC网络称为动态臂,给出了晶振机械行为的电气描述,其中C1表示石英的弹性,L1表示振动质量,R1表示由于阻尼造成的损失.C0称为并联电容或静态电容,是晶振外壳和电极引起的电寄生电容的总和.如果使用电容表测量晶振电容,则只测量C0(C1无作用).

图1-4.晶振等效电路

通过使用拉普拉斯变换,可以在该网络中找到两个谐振频率.串联谐振频率fs仅取决于C1和L1,并联或抗谐振频率fp则还取决于C0.电抗与频率特性如图1-5所示.
公式1-1.串联谐振频率

公式1-2.并联谐振频率

图1-5.晶振电抗特性

低于30MHz的晶振可工作在串联和并联谐振频率之间的任何频率下,即,其在工作时处于感性状态.30MHz以上的高频贴片晶振通常工作在串联谐振频率或泛音频率下,泛音频率出现在基频的倍数处.向晶振添加容性负载CL将导致频率偏移公式1-3中的值.晶振频率可通过改变负载电容来调节,这称为频率牵引.
公式1-3.偏移的并联谐振频率

等效串联电阻
等效串联电阻(Equivalent Series Resistance,ESR)是机械损耗的电气表示,在串联谐振频率fs下,它等于电气模型中的R1.ESR是一个非常重要的参数,在晶振数据手册中提供.ESR通常取决于晶振的物理尺寸,小晶振(特别是小型SMD晶振)的损耗和ESR值通常高于大晶振.ESR值越高,反相放大器的负载就越高,而ESR过高可能会导致振荡器运行不稳定.无法实现单位增益,也无法满足巴克豪森准则.
Q因数和稳定性
晶振的频率稳定性通过Q因数来衡量.Q因数是存储在晶振中的能量与所有能量损耗之和的比值.通常,石英晶振的Q值范围为10,000至100,000,而LC振荡器的Q值可能为100.陶瓷谐振器的Q值低于石英晶振,对容性负载更敏感(牵引能力更高).
公式1-4.Q因数

以下几个因素会影响频率稳定性:由安装、冲击或振动应力引起的机械应力、电源变化、负载阻抗变化、温度变化、磁场变化、电场变化以及晶振老化都可能产生影响.晶振供应商通常会在其数据手册中列出这些参数.
起振时间
在起振期间,噪声将在反相放大器中放大.晶振将充当带通滤波器并且仅反馈将被放大的晶振谐振频率分量.在实现稳态振荡之前,晶振/反相放大器环路的环路增益大于1,信号幅值将增大.达到稳态时,环路增益将满足巴克豪森准则,环路增益为1,幅值恒定.
影响起振时间的因素:
•高ESR晶振的起振速度慢于低ESR晶振
高Q因数晶振的起振速度慢于低Q因数晶振
高负载电容会增加起振时间
振荡器放大器驱动能力(有关振荡器裕度的更多详细信息,请参见第3.2节负电阻测试和安全系数).此外,晶振频率也会影响起振时间(晶振频率越高,起振就越快),但对于32.768kHz晶振,此参数固定.

图1-6.晶振的起振信号

温度容差
典型的32.768K通常被切割成使标称频率集中于25°C.高于和低于25°C时,频率都将因抛物线特性而降低,如图1-7所示.频移由公式1-5得出,其中f0为T0时的目标频率(25°C时通常为32.768KHz),PPM为晶振数据手册提供的温度容差系数.
公式1-5.温度变化的影响

图1-7.典型温度与晶振频率特性

PCB布线和设计注意事项布线和设计注意事项
如果不谨慎考虑PCB布线和装配过程中使用的材料,即使是性能最佳的振荡器电路和高质量晶振也不会表现出良好性能.超低功耗32.768K石英振荡子的功耗通常远低于1μW,因此流入电路中的电流非常小.此外,晶振频率高度依赖于容性负载.为提高振荡器的稳健性,我们建议在PCB布线期间遵循以下准则:
•从XTAL1/TOSC1和XTAL2/TOSC2连接到晶振的信号线应尽可能短,以减小寄生电容并提高抗噪性和抗串扰性.应避免使用任何类型的插座.
•在晶振和信号线的周围放置地平面和保护环,对其进行屏蔽.
•避免在晶振线附近布数字线(特别是时钟线).对于多层PCB板,避免在晶振线下方布信号线.
•使用高质量PCB和焊接材料.
•灰尘和湿度会增加寄生电容并减弱信号隔离,因此建议使用保护涂层.

正在载入评论数据...

上一篇：TAITIEN高精度5032贴片晶振代码查询

下一篇：晶振串联端接传输线中的信号边沿传播

此文关键字：晶振基础知识石英晶振PCB设计 32.768K晶振电路

姓名：
邮箱：
正文：

贴片晶振

金洛博客

晶振基本资料及PCB布局设计指导

相关资讯