何时使用Oscillator与时钟才最合适并能提高性能
　　提到时钟大家可能第一时间想到的,就是挂在墙上的那种时钟,或者手表,万年历之类的计时工具,但今天我们要说的是电子产品内部的时钟系统,它与频率控制元器件的关系紧密相连,可以说是互相成就的一种互通关系.Oscillator经常被用到高端的基准时钟系统,提供精准度高,稳定性好的时钟信号,使数据信息快捷并准确的展现出来,但是问题来了,要怎样正确的选择和应用时钟和石英晶体振荡器,这是一个重要的问题,今天主要就给大家讲解下时钟与振荡器的关系,以及如何应用它们并提供性能.
　　硬件设计并不容易.随着要支持的标准数量不断增加以及高性能应用程序所带来的复杂性呈指数级增长,开发人员正在努力在不断扩大的标准,协议和规范数量之间寻求恰当的平衡,并结合更高的速度.串行数据传输.
　　无线基础设施,网络,数据中心,广播视频,测试和测量以及工业自动化领域的挑战也正在影响时序组件的选择,因为时钟抖动会对高速串行数据传输应用中的误码率产生负面影响.以及数据转换器应用中的信噪比和有效位数.考虑到时序的重要性,一些硬件开发人员和架构师会在设计过程的开始而不是等到以后再制定时钟决策.
　　每个硬件设计都需要某种程度的时序解决方案.根据应用要求,解决方案的范围从简单的基于石英的晶体和石英晶体振荡器到更高集成度的时钟设备.在组件选择上,没有一种万能的策略适用.一个常见的问题是如何决定何时使用振荡器而不是时钟.每种方法都各有利弊.另一个同样具有挑战性的问题是如何为给定应用选择正确的时钟设备?
　　每个硬件设计都需要某种程度的时序解决方案.根据应用要求,解决方案的范围从简单的基于石英的晶体和振荡器到更高集成度的时钟设备.
　　最好的开始方法是按时钟数量,频率和信号格式(例如差分,单端)列出所有系统级时钟要求.对于数据转换器,以太网交换机和PHY以及FPGA收发器的关键性能时钟,了解每个时钟的相位噪声或抖动规范非常重要.掌握了这些信息后,您可以使用简单的清单来为您的应用程序确定正确的设备.
何时使用振荡器:
　　最简单的时钟产生源是振荡器(XO),它产生一个输出时钟.通常,当系统仅需要一个或两个时钟参考时,最好选择一个XO.XO的选择标准应基于所需的频率,下游设备的抖动预算和百万分之一(ppm)的稳定性.如果需要考虑空间和性能,则另一个越来越重要的标准是电源噪声抑制.传统的基于石英的晶体振荡器通常需要片外低压差(LDO)调节器,以提供干净的电源和低抖动时钟.在开关模式电源应用中,使用集成了片上功率调节的基于PLL的振荡器是有益的,从而消除了离散LDO.另一个考虑因素是PCB布局.在某些设计中最好在本地生成所有时钟,紧接下游SoC/FPGA/ASIC/PHY.这种方法可优化传输线和信号完整性,并且无需在密集的电路板上布线时钟.最后,不要忘记提前期.
　　传统定制频率振荡器的交货时间可能接近14周或更长.基于PLL的振荡器的另一个好处是,它们的交货时间短得多(1周或更短).
何时使用时钟:
　　一般而言,当应用程序需要三个或更多时钟参考并且目标IC都在同一板上时,时钟设备比振荡器更可取.如果所有必需的时钟都具有相同的频率和信号格式(单端或差分),则可以使用简单的时钟扇出缓冲器.如果应用需要多种频率和/或信号格式,则应使用基于PLL的时钟发生器.在许多FPGA/ASIC应用中,该器件具有用于数据路径,控制平面和存储器控制器的多个时域.这些应用非常适合时钟发生器.大多数时钟发生器应用都是自由运行的,其中内部PLL及其相关的输出时钟同步到石英晶体谐振器或XO输入.
自由运行的应用程序示例包括处理器时钟:
　　某些应用需要同步时钟以确保源和目标以相同的频率工作.对于同步应用,建议使用抖动衰减时钟来锁定参考时钟,衰减时钟信号上的抖动以消除不想要的噪声,并为下游设备提供低抖动输出时钟.使用时钟IC内的窄带PLL来实现抖动滤波功能.这些抖动清除器通常用于有线和无线基础结构应用以及需要多个摄像机和视频源才能在电视演播室内保持正确同步的广播视频应用中.
　　使用集成时钟设备而不是多个晶体振荡器具有多个优点.通过用单个设备替换系统中的多个潜在故障点,可以简化设计,从而提高整体板级可靠性.同样,用单个IC替换多个组件也具有成本优势.但是,必须考虑一些折衷.执行所有时钟生成的集中式时钟设备仍然要求所有信号都在板上路由和分配.应该使用优化信号完整性的最佳做法,例如差分路由时钟以利用差分时钟的共模抑制功能.另一个考虑因素是多来源.XO提供行业标准的封装和引脚排列,而时钟设备通常是单源的.如果需要考虑多源采购,则建议使用基于XO的晶振解决方案.
使用集成时钟设备而不是多个晶体振荡器具有多个优点:
　　高性能时钟设备可通过提供整数和小数时钟合成的任意组合来简化XO更换.一个重要的设计考虑因素是仔细检查每个器件的时钟抖动分数性能.某些解决方案具有分数时钟抖动高度可变的风险,这可能会导致器件在性能敏感型应用中可能无法提供足够的抖动设计余量.最好让时序供应商为性能至关重要的时钟提供抖动测量,以确保晶振能够满足应用需求.应该配置所有输出时钟,以便抖动测量考虑输出时钟之间的串扰.另一个关键的设计考虑因素是扩频时钟,这是减少计算和工业应用中电磁干扰(EMI)的常用技术.如果应用程序需要混合使用扩展时钟和非扩展时钟,则务必仔细阅读每个时钟数据表,以确保器件能够同时生成扩展频谱时钟和方波时钟,这一点很重要.
　　集成时钟设备提供了在某些应用中有用的其他优势.例如,可以在某些时钟设备上更改每个输出时钟的频率,从而简化了设计验证期间的频率裕度测试.每个输出时钟的相位可以在某些时钟设备上类似地更改,从而使时钟输出沿的排列变得容易,并可以补偿时钟信号之间的PCB级走线长度不匹配.尽管并非总是需要这些功能,但是如果需要优化设计就可以支持这些功能,则可以放心使用.
下表总结了在为下一个设计做出时钟决策时应考虑的选择标准:

参数	XO	时钟缓冲器	时钟发生器	抖动衰减器
#个输出时钟	1	2+	2+	2+
积分	低	轻度	高	高
自由运行	是	是	是	是
同步运转	否	是	是	是
时钟倍频	否	否	是	是
抖动清除	否	否	否	是
电路板布线灵活性	简单	复杂	复杂	复杂
频率分集	单频	单频	多频	多频
时钟输出信号格式(单端或差分)	订购选项	订购选项或带子
板级可靠性	取决于定时组件的数量,通常,组件数量越少,板级可靠性就越高.
多源	是	有时	否	否
多源功能简化了时钟树设计	外形小巧放置在IC旁边内置电源噪声抑制	低附加抖动格式/级别翻译(某些设备)	整数+小数时钟合成格式/级别翻译	整数+小数时钟合成格式/级别翻译抖动/清除无间断切换延期

　　按照上面列出的准则,可以大大简化为即将到来的设计选择正确的时钟或振荡器的过程.Silicon Laboratories提供各种抖动衰减时钟,时钟发生器,时钟缓冲器,XO和VCXO晶振,以满足客户独特的时序要求.
何时使用Oscillator与时钟才最合适并能提高性能

正在载入评论数据...

上一篇：组成TCXO振荡器的5个核心元器件和元素

下一篇：多晶振荡器的存在与作用还有多少人不知道的?

此文关键字： Crystal Oscillator 时钟晶体振荡器晶振性能

姓名：
邮箱：
正文：

资讯中心

金洛博客

何时使用Oscillator与时钟才最合适并能提高性能

相关资讯