每一款晶体振荡器系列料号,都是有固定的频率范围的,根据范围的大小可以分为高频和低频,但是这样也失去了灵活性的优势.例如一颗低频的石英晶体振荡器性能和特性特别适合用于产品身上,但是频率范围达不到要求,这会使设计者和采购感到困扰,因此,美国一个叫做Silicon晶振的品牌,专门开发设计了具有频率灵活性的振荡器系列,本文将揭示其制造的设计原型及工作原理.
具有频率柔性晶体振荡器的原型制作:
理想情况下,新系统的开发人员应该在设计过程的早期就做出时钟要求的决定.虽然时钟频率是应该预先知道的关键参数,但确定这些频率有时需要实验和重新评估.在设计的原型和验证阶段快速改变时钟频率的能力可以加快上市时间.使用频率灵活的可编程晶体振荡器(XOs)作为原型工具,可以简化验证系统性能的过程,并有助于简化整个产品开发周期.
评估多个频率:
当进行任何系统设计工作时,频率变化通常在设计周期的后期变得必要.例如,在开发过程中尝试和优化时钟速率通常会提高性能和设计效率.在其他情况下,设计中的错误或误判可能需要改变频率.在任何一种情况下,使用能够适应最后时刻变化的XO都是有帮助的,而不必改变材料清单或印刷电路板布局,特别是因为固定频率OSC晶振的交付周期可能会延长几周甚至几个月.
最后一刻的改变非常普遍,尤其是在基于现场可编程门阵列的应用中.FPGAs的极大灵活性意味着可以快速调整逻辑路径宽度和数据速率,以提高功率、吞吐量或门利用率.例如,在FPGA设计的最后阶段,改变数据路径宽度或降低时钟速率可能是关闭时序的有效方法.此外,可能会有混合信号电路,如片内串行器/解串行器(SerDes)收发器,它们可能会受益于时钟优化.输出抖动性能和误码率通常直接取决于基准时钟频率.快速改变时钟频率的能力有助于达到最佳时钟速率.
频率余量微调:
在生产测试期间,使用标准频率的系统也可以从频率灵活的有源晶振中获益,用于设计验证和频率余量调整.虽然以太网媒体访问控制或PHY可以指定156.25兆赫的参考XO,但固定频率的参考不能实现速率容差.为了给系统留出余量,设计人员必须使用能够产生156.25+100ppm和156.25-100ppmMHz的外部时钟源,或者他们必须返工电路板以安装更快或更慢的XOs.这种方法变得有限且耗时,尤其是在多种温度条件下测试多个电路板时.
频率余量微调也可以使用多个XO和一个多路复用器来实现,如图1所示.这种方案的缺点包括频率数量有限以及在频率之间切换时会引入额外的噪声和相位不连续性.这种方法还需要不同的印刷电路板尺寸来进行验证和生产.

图1.使用多个XOs和多路复用器的频率余量微调

使用外部时钟源或多个XO来执行频率裕度调节通常会限制设计人员进行精细频率调整或验证连续频率以排除可疑问题区域的能力.由于获得额外时钟频率所需的前置时间,此问题可能导致增加的返工和延迟增加.例如,如果系统工作在+100ppm但在+55ppm处失败,则这些方法都不能有效地捕获该故障.
传统的频率灵活XO不能应对挑战:
解决频率裕度问题的一个更好的方法是使用在线可编程XO,它可以产生具有非常高的增量频率分辨率的连续频率,而不会引入相位毛刺或损害相位抖动性能.传统的XO晶振无法实现这种频率灵活性,因为它们依赖于机械调谐的石英晶体,这些石英晶体被切割以在特定频率下谐振.每个新频率需要不同的晶体尺寸.
为满足这一需求,传统的XO供应商使用模拟电路技术,如锁相环(PLL)来克服传统晶体振荡器的频率刚性.但是,模拟PLL通常限于二次幂或整数倍频.这些解决方案无法满足为设计人员提供全频率编程或“调整”灵活性所需的频率分辨率.
电源抑制性能也影响系统原型和调试时间模拟PLL对噪声非常敏感,通常通过电源和内部VCO将噪声源耦合和放大到输出时钟信号.这种灵敏度可以防止模拟PLL在高性能系统中驱动超低抖动时钟信号,在这些系统中,时钟灵活性很重要且环境容易产生噪声和恶意.为了解决所有这些电源噪声,必须经常在时间关键的原型调试阶段修改或重新设计PCB,这会显着延迟系统验证和最终的生产发布.
系统噪声主要是由于瞬态负载切换电流以及大多数计算机,通信和消费系统中开关模式电源(SMPS)的广泛使用.为了对抗这些SMPS产生的噪声和纹波,集成的片上电源电压调节和滤波不仅成为固定SPXO振荡器的必要功能,也成为可编程XO的必要功能.集成调节和滤波有助于抑制电源轨上常见的噪声,从而不会影响输出时钟的抖动性能.在大多数情况下,与传统的基于模拟的XO相比,额外的PSR性能将改善抖动容限,扩展链路范围并增强系统性能.
集成滤波和调节可直接转化为材料清单成本和元件数量的节省,因为设计人员可以最小化甚至消除外部电源滤波器和铁氧体磁珠元件,以保持足够的抖动性能.例如,假设基于模拟锁相环的XO的电源上存在100千伏安范围为100千赫至1兆赫的正弦纹波.提高系统功率效率所需的开关电源通常在此频率范围内工作.电源上如此大的噪声会降低典型XOs的抖动性能,使用基于模拟的锁相环,无需片内滤波和调节,从约10ps(无电源噪声)降至50ps(有电源噪声).抖动性能的降低使得基于模拟锁相环的普通异或不适合高速网络应用,如千兆以太网和万兆以太网.
底线是什么？基于模拟锁相环的XOs的性能和频率限制迫使系统设计者使用通常缺乏集成电源调节和滤波的固定频率器件.结果,设计师们发现自己回到了起点,没有多少选择.
I2C数字可编程XOs提供多功能解决方案:
I2C数字可编程XOs为固定频率XOs提供了灵活的替代方案.例如,如图2所示,硅实验室的可编程振荡器结合了传统的固定频率晶体基准电压源和专利数字锁相环技术,以提供频率分辨率优于每万亿分之26的I2C可编程输出.由于其独特的数字电路和广泛的内部电源调节滤波,基于数字锁相环技术的OSC振荡器可以轻松实现与基于固定频率声表面波振荡器相当的抖动性能.I2C可编程振荡器能够在不牺牲性能的情况下评估系统中的任何频率.此外,I2C可编程XO可以用默认启动频率订购,它们与固定频率XO引脚和性能兼容.

图2.硅实验室I2C可编程XO架构示例

通过使用频率灵活、I2C可编程晶振作为原型工具,开发人员可以大大简化验证和最大化系统性能的过程,同时简化整个产品开发周期.能够在不改变材料清单、返工电路板设计或等待长交付周期XOs的情况下改变时钟频率,有助于设计师在优化特性和性能的同时实现业务关键型上市时间目标.

正在载入评论数据...

上一篇：硅晶MEMS 0scillator频率公差与可靠性

下一篇：高精度微小型Greenray温补晶振的设计技术

此文关键字： Silicon晶体振荡器频率灵活振荡器设计 Silicon Oscillator

姓名：
邮箱：
正文：

资讯中心

金洛博客

Silicon频率灵活的晶体振荡器原型设计

相关资讯