LVDS在百度百科上的定义是一种低电源电压，稳定性高的差分信号，1994才被提出并开始研发应用，这种信号传输模式目前已广泛使用在石英晶体振荡器里，使频率元件与数据传输和接口技术相结合。LVDS输出的石英水晶组合，叫做LVDS差分晶振，应用在频率元件里可具有低相位抖动，低相位噪声等高性能。LVDS的英文全称是Low-Voltage Differential Signaling，也就是低压差分信号的意思。
本文介绍了如何将LVDS信号用于采用Virtex-EFPGA的高性能多点应用。多点LVDS允许许多接收器由一个Virtex-ELVDS驱动器驱动。仿真结果表明，此处描述的参考设计将工作在DC至311Mbits/s。本文包括DC规范，微带线和布局指南。凭借简单的源和差分端接，Virtex-EFPGA可直接驱动多点LVDS，取代昂贵的TTL-LVDS驱动器和接收器，从而减少电路板面积和高性能应用的偏斜。Virtex-E驱动器通过吸收源上的任何反射能量而不是将其传递到线路上，实际上改善了其他LVDS驱动器的信号完整性。这项创新可在具有多达20个LVDS接收器的多点线路上实现311Mb/s信号传输，在参考设计中跨越4英尺以上，具有高信号完整性和抗噪性。
LVDS使用差分信号来提高单端技术的抗噪性。多点LVDS允许许多接收器由一个Virtex-ELVDS驱动器驱动。Virtex-EFPGA真正的差分LVDS输入和输出能力实现了这种多点应用。Virtex-E多点LVDS驱动器可以驱动具有20比1扇出的线路，使Virtex-ELVDS适用于各种高负载应用。Virtex-ELVDS驱动器省去了昂贵的TTL-LVDS转换器，实现了逻辑与高速差分信号的直接接口。这种集成减少了信号偏移，并减少了实现高性能应用所需的电路板面积。
多点LVDS电路：
图1显示了典型的多点LVDS应用。左侧LVDS驱动器的Q和Q输出沿着多点线的长度串行连接到LVDS接收器的输入。电阻器RT在多点线路的末端并行地终止Q和Q信号。在具有接地层的标准PC板上制作的简单微带线足以满足此应用。

图1：典型的多点LVDS应用

用于多点LVDS的微带传输线：
微带线是PCB的顶层或底层上的PCB（印刷电路板）迹线，位于下一个内层的地平面或电源平面上。图2显示了微带传输线的横截面。走线宽度（w），走线平面上方的走线高度（h），走线厚度（t）以及PCB的相对介电常数（?r）决定了微带特性阻抗（Z0）。表1总结了图2中微带的特征阻抗，了解使用1盎司铜的FR4PCB上w和h的典型值。

图2：微带传输线的横截面

表1：w和h的典型值的微带阻抗。

笔记：
t=1.4密耳（1盎司铜）
∑r=4.5（高频时的典型FR4）
1000密耳=1英寸=25.4毫米
阻抗误差=?2％
平面上方的迹线宽度和高度四舍五入到最接近的密耳，以便于布局和制造。注意微带传输线阻抗随w/h比近似恒定。w/h比为4，大致为Z0=29至30欧姆。w/h比为1.6，得到大约Z0=51至52欧姆。使用w/h比近似，可以估计具有任何平面间距的微带的特征阻抗。图3是Virtex-E多点LVDS驱动器的示例布局，左侧是源电阻和电容，右侧是终端电阻。

图3：Virtex-E多点LVDS驱动器的物理布局

笔记：
所示的所有PCB走线都是29Ω微带。
表2.可以使用与Rs和Rdiv串联的更高阻抗
多点LVDSDC规范：
LVDS输出通常驱动a±350mV的电压摆幅（Q-Q），Q和Q的平均值（Q+Q）/2有时称为偏移电压或共模电压。典型的LVDS贴片振荡器输出共模电压为1.25V，由LVDS驱动器设置。表2总结了LVDS的DC规范。
表2：标准LVDSDC规范

从Virtex-E器件驱动多点LVDS

图4显示了Virtex-ELVDS线路驱动器的完整原理图，该驱动器以多点配置驱动20个LVDS接收器。接收器是Virtex-E接收器或其他现成的LVDS接收器。LVDS信号由左侧的Virtex-ELVDS驱动器驱动，并在OUT[1:20]和OUT[1:20]处以两条29欧姆传输线和短截线连接到所有20个LVDS接收器。节点。每个LVDS接收器每2.5英寸轻触主多点线路，多点线路长度为50英寸。每个LVDS接收器抽头线的最大短截线长度为1英寸，传输线对地阻抗为50欧姆，两个短截线之间的差分阻抗为100欧姆。放置一个44欧姆的终端电RT。
在靠近最终LVDS接收器的LVDS_TERM和LVDS_TERM节点的右侧。电阻RS和RDIV衰减来自Virtex-ELVDS驱动器的信号，Vcco=2.5V，并为29欧姆传输线提供22欧姆源阻抗（串联端接）。该设计需要22欧姆的源阻抗，因为LVDS接收器的额外负载将29欧姆线路平均降低到22欧姆的有效阻抗。电容CSLEW降低了Virtex-ELVDS驱动器的压摆率，从而减少了反射，减少了接收器的振铃。

图4：Virtex-E20负载多点LVDS原理图

为什么29欧姆传输线的两端终止22欧姆终端？答案在于传输线的行为。当电容式接收器和短截线对传输线进行负载时，额外的电容会降低有效阻抗。图4中的接收器的有效负载电容约为9pF，包括接收器电容，走线和短截线电容。在29欧姆线路上每2.5英寸放置一个9pF电容器，将线路降至22欧姆。因此，如果线路端接到22欧姆，则反射最小化。有关有效传输线阻抗的更多信息，请参阅HowardW.Johnson，“高速数字设计：黑魔法手册”，1993年，第172-174页。等间距电容负载部分提供以下等式：
如果Z0=ÖL/C.
其中L=电感/单位长度
C=电容/单位长度
和CL=每个负载的电容
N=负载数量
H=传输线的总长度
然后Z0EFF=ÖL/[C+N*CL/H]
尽管传输线使用的阻抗低于表2中使用的典型阻抗，但所有电压摆幅均符合LVDS标准。这意味着任何LVDS接收器都可以在此多点线路上正常工作。实际上，较低的阻抗会导致更宽的走线，从而减少沿多点线路的电感和趋肤效应损耗。
这两条29欧姆单端传输线可以是微带线，带状线，也可以是58欧姆双绞线或类似平衡差分传输线的单端等效线路。有关LVDS中使用的传输线和终端的讨论，请参见Xilinx应用笔记XAPP230中的附录A“LVDSI/O标准”。
多点Virtex-ELVDS线路驱动器符合表2中规定的所有标准ANSI/TIA/EIA-644LVDS接口标准DC输入电平。输出共模电压通常平均为VCCO/2。RS，RDIV和CSLEW的元件值推导可以在第10页的附录B中找到.Virtex-ELVDS的直流性能符合或超过表2中所示的ANSI/TIA/EIA-644LVDS接口标准规范。
图4中的Virtex-E多点LVDS终端与其他LVDS源终端的不同之处在于它实际上吸收了源处的反射能量。虽然大多数LVDS驱动器的行为类似于具有高输出阻抗的电流源，但Virtex-E多-LVDS线路驱动器的行为类似于与22欧姆电阻器并联的电流源，从而改善了反射信号的源端接。与其他LVDS驱动器相比，Virtex-ELVDS驱动器的22欧姆源阻抗几乎可吸收沿多点线分布的容性负载的所有差分反射，从而降低驻波，下冲和噪声水平。LVDS_TERM和LVDS_TERM以及传输线上的电压满足或超过表2中所示的所有标准LVDS有源晶振输出电平。

图5：Virtex-E多点LVDS驱动器的典型阶跃响应

图5显示了Virtex-E多点LVDS驱动器对图4中原理图的典型阶跃响应。上图显示了输出1,10和20的单端波形，对应于开头，中间的接收器，和多点线的结束。下图显示了从开始到结束沿多点线路的五个接收器的差分电压。所有晶振电压均在接收器的片内差分输入端测量。所有接收的波形都显示出相似的特性，几乎没有下冲或过冲，负载反射可忽略不计。

图6：图4中原理图的Virtex-E多点LVDS输出的典型311Mb/s突发数据响应。

图6显示了图4中原理图的Virtex-E多点LVDS输出的典型311Mb/s突发数据（或155.5MHz时钟）响应。单端和差分波形显示为输出1,10和20沿多点线。所有接收的波形都显示出相似的特性，很少或没有下冲/过冲和可忽略的反射。波形的一些平滑发生在由接收器加载的多点线的长度上，但衰减很小。即使最后一个接收器在其他19个接收器之后在50英寸线的末端看到近400mV的峰值。Virtex-E多点LVDS的出色性能可归功于其匹配的源阻抗和源上的上升时间减少电容CSLEW.Virtex-E多点LVDS驱动器与美国国家半导体的LVDS接收器完全兼容和其他公司。
Virtex-EFPGA发送和接收多点LVDS。对于-7Virtex-E速度等级，最大数据速率为311Mb/s或155.5MHz时钟.Virtex-ELVDS驱动器由于其匹配的源阻抗，与其他现成LVDS驱动器相比，可显着改善信号完整性哪个系列终止传输线并最大限度地减少源反射。在8.25ns（50英寸）的电气长度下，最多20个LVDS接收器可以进行可靠的数据传输，仅受PCB走线中趋肤效应损耗的限制。利用LVDS的Virtex-EFPGA消除了昂贵的TTL-LVDS驱动器和LVDS-TTL接收器，减小了电路板面积，减少了信号延迟偏差，同时可靠地在芯片，电路板，机箱和外设之间长距离传输高速数据和时钟。
附录A：Virtex-Emulti-dropLVDS的PCB布局指南，图4中Virtex-E多点LVDS电路的印刷电路板布局指南如下：
1）需要具有受控传输线阻抗的多层印刷电路板。
2）LVDS驱动器和接收器之间的所有传输线应参考公共接地层，除非通过双绞线等平衡差分传输线路。对于双绞线和其他平衡线路，利用接地屏蔽，在双绞线电缆的开始和结束处连接到接地层，以允许共模返回电流。如果没有可用的屏蔽连接，请特别注意使用对称和等长布线，并确保差分对上的容性负载平衡，以防止过度的共模到差模转换。不要将接地平面分开在信号路径下，因为这会导致电感增加导致的大的不连续性。
3）电阻RS和RDIV应靠近Virtex-E多输出LVDS线路驱动器的Virtex-E输出。将并联终端电阻RT靠近多点线路远端的最终LVDS输入。
4）电容CSLEW应靠近电阻RS和RDIV。
5）应使用源和目标之间的多点LVDS信号对的对称和等长路由，以最大化共模抑制。沿着多点线和短截线在走线之间的间距最小的情况下布线两个LVDS信号。如果迹线间距小于到接地平面的电介质厚度，则必须包括差分阻抗效应以确定有效传输线阻抗，因为迹线阻抗将受到两条迹线之间的差分阻抗的显着影响。较宽的间距对阻抗的影响较小。
6）Virtex-E提供专用的LVDS输入/输出对，用于驱动和接收LVDS。从单个时钟驱动的IOB寄存器提供了同步输入和输出的便利点。
Virtex-EFPGA是一种可编程逻辑门阵列，国内研究的学者和企业并不多，目前所拥有的相关资料基本上都是海外的工程和研究人员提供的，LVDS输出差分晶振采用Virtex-EFPGA不能是近代才被实现和实验，以上资料来源于Pletronics,Inc.公司网站，如有晶振需求或其他相关资料，请联系金洛鑫电子！

正在载入评论数据...

上一篇：Rakon公司提供无线基站晶振解决方案

下一篇：通信专用振荡器分类与基本操作

此文关键字： LVDS输出差分晶振 Virtex-EFPGA晶振 LVDS差分晶体振荡器

姓名：
邮箱：
正文：

资讯中心

金洛博客

LVDS差分晶振采用Virtex-EFPGA的多点应用

相关资讯