ILSI America LLC.公司专门为各大行业供应优质的频率控制元器件产品,ILSI晶振公司自己开发,设计,生产的晶体和振荡器,在国内外都拥有不错的销量.多年来通过探索和钻研,累积许多用于频率元件设计,布局与制造的技术和工艺,让产品更具有独特性,给广大客户留下更深刻的印象.在许多应用中,正确的去耦,旁路和电源噪声降低非常重要,可确保振荡器的最佳性能.常见的策略是将电容器放置在印刷电路板(PCB)上的高速器件附近.这种电容器有两个重要功能:
-为组件提供瞬时电流
-减少通过系统传播的噪音
-将电源噪声分流到GND以下部分介绍了单端和差分晶振器件的去耦,旁路,噪声抑制和电源条件建议.
解耦:
诸如石英晶体振荡器的快速开关装置对电源提出了很高的要求.高时钟速率与快速上升时间(通常在1ns范围内)相结合使得电源很难及时获得所需电流.结果,器件的电源电压将下降.为了确保设备始终可以获得足够的电荷,安装去耦电容器作为本地储存器.建议在振荡器的VDD引脚和接地层之间使用0.1uF陶瓷去耦电容,用于单端和差分器件.图1和图2显示了具有0603尺寸,0.1uF去耦电容C的4引脚振荡器的样本布局.图1和图2所示的所有走线都需要用阻焊层覆盖.时钟的引脚1可用于支持诸如输出使能,待机,扩展禁用或VCMO控制之类的功能.

通过传递:
凭借当今的高处理器速度和数据速率,系统中存在相当大的噪声.时钟振荡器产生的近似方波包含单元的基频以及信号的高次谐波分量.为了限制通过系统传播的噪声量,需要旁路电容来提供低阻抗路径,以将这种瞬态能量分流到地.在大多数应用中,0.1uF去耦电容为所有ILSI MMD器件提供了足够的旁路功能.无需额外的旁路电容.用户可以考虑为ILSI MMD振荡器使用额外的1nF或10nF旁路,差分输出工作在高频(150MHz以上),以抑制电源网络上更高的时钟谐波.
电源噪声降低:
在大多数应用中,VDD和GND之间的单个0.1μF电容分流了GND电源上可能存在的大部分噪声.ILSI MMD器件使用内部稳压器进一步降低Oscillator输出抖动的影响,用户可考虑采用RC或LC电源滤波策略.ILSI MMD建议对高速应用使用此类过滤,例如波特率高于6Gbps的串行接口(例如,8.5Gbps光纤通道和串行10Gbit以太网).

RC滤波(如图3所示)使用简单.需要选择R,使得电阻器上的标称电压降在标称电源电压的5％的范围内.错误！找不到参考源.显示不同ILSI MMD振荡器的值.

LC滤波(如图4所示)特别适用于具有较高电流消耗的器件,例如差分晶振.电感器的低串联电阻(通常小于1Ω)可为器件提供直流电源电压,电压降低不到50mV.LC滤波器具有额外的优点,即最小化来自电力网络的潜在振荡器开关噪声.与电感器并联的电阻器旨在降低LC电路的谐振频率处的峰值.错误!找不到参考源.列出了9102设备的LC电源滤波器的推荐元件值.同样的滤波器也可以与其他ILSI MMD差分或单端振荡器(带和不带扩频功能)和VCMO一起使用.
电源管理:
建议不要从中间电位和/或极低的上电斜率上电ILSI MMD晶振.在这种条件下通电可能不会引起振荡和/或故障.
PCB设计的一些常见指南是:
时钟源的VDD和地之间的去耦电容对于降低可能传输到时钟信号的噪声至关重要.这些电容必须尽可能靠近VDD引脚-1-2mm.物理上将时钟源芯片定位在靠近负载的位置,限制时钟信号的走线长度.
不要将时钟信号靠近电路板边缘:
请勿在振荡器PCB区域下方布设电源走线或其他高频信号.强烈建议使用振荡器下方的接地层如果可能,请避免在时钟信号路由中使用过孔.过孔会改变引起的走线阻抗,这可能会导致反射.不要在电源和接地层上布设时钟走线.避免在轨迹中出现直角弯曲,如果可能的话,保持直线行程.如果需要弯曲,则需要弯曲两度45度.角落或使用圆形弯曲.在路由差分信号时,确保一对内的迹线的电气长度匹配.
几十年来ILSI晶振公司不断通过实验和理论实践,完成一次又一次新的方案,在晶体振荡器电路布局与设计方面有很大的优势,因此ILSI不仅为客户供应石英晶体和石英晶体振荡器产品,还支持用户定制,并且提供合理优质的处理方案.更多关于ILSI晶振的产品资料和新闻资讯,请关注金洛鑫电子官网:www.quartzcrystal.cn.

正在载入评论数据...

上一篇：3款CTS低抖动差分振荡器规格应用介绍

下一篇：Euroquartz晶振实用电路示例

此文关键字： ILSI晶体振荡器晶振技术报告 ILSI Oscillator

姓名：
邮箱：
正文：

资讯中心

金洛博客

ILSI晶体振荡器的布局与设计实践报告

相关资讯