时钟源是每种产品内部都比较重要的模块,决定了产品使用的寿命,性能,功能以及精准性,可以分为同步时钟和异步时钟.因为要求比较高,采用的电子元器件大多都是中高端级别的,尤其是时钟晶体振荡器,应用的类型主要有XO晶振,VCXO晶振这两种.那么XO和VCXO这两大类晶振有什么区别,哪种更适合用于异步时钟和同步时钟呢?本文将仔细的解答和说明,二者之间的关系与区别,以及是如何使用到异步与同步时钟系统的.
为特定应用选择合适的器件取决于许多因素,包括时钟是否必须与外部提供的参考时钟同步,处理器的系统架构和高速串行数据传输IC,以及频率和最终应用的抖动要求.在高性能应用中,低抖动和低相位噪声至关重要,因为它们对高速串行数据传输应用中的误码率和模数转换器的信噪比有直接影响.
随着硬件设计人员在单一硬件设计中需要支持越来越多的标准,协议和规范,高性能应用中的硬件设计(如网络,无线/RF传输,广播视频以及测试和测量)变得越来越复杂.一些例子说明了这种趋势.最新的网络设备不仅支持SONET/SDH和以太网,还支持高清视频传输.下一代无线基础设施设备旨在支持WiMAX和LTE(长期演进).广播视频设备涵盖各种功能,包括图像捕获,编码,解码,处理和视频传输,必须支持NTSC和PAL标准,以确保全球兼容性.随着传统上不同类型设备之间的界限变得越来越模糊,出现了单独的挑战.在这些应用中设计最有效的时序架构至关重要,以最大限度地缩短设计时间和BOM成本.
异步时钟
最简单的时钟生成源是OSC晶振(XO),它为单个组件生成单个输出频率.XO通常用于异步应用,如图1所示.每个振荡器提供本地参考以维护两个独立的时钟域.系统操作要求XO频率接近但不相同.该架构非常适合突发模式流量应用.连续通信需要比特或数据包填充和FIFO管理,以防止上溢/下溢情况.视频处理设备和10/100/1000BaseT以太网是使用异步时钟的应用程序的示例.XO选择应基于最终应用的频率,抖动和稳定性要求.

图1.异步时钟示例

同步时钟
同步时钟最常用于需要连续通信的应用程序中.必须最小化网络延迟和延迟的可变性.为实现此目的,包括SONET/SDH,同步以太网(SyncE),无线回程和视频传输在内的应用要求源和目标以相同的频率运行.在发送侧,为高速SerDes的发送路径提供定时的时钟被锁定为高度精确的参考时钟.主要和次要参考时钟都是从集中定时源(例如GPS)提供的.PLL用于锁定此背板参考,衰减时钟信号上的抖动以消除不需要的噪声,并为PHY提供低抖动输出时钟.在接收端,时钟和数据恢复(CDR)单元用于恢复系统时钟.
根据应用,该CDR可以是外部组件或集成在PHY内.Oscillator可用于使CDR居中以提供快速获取和锁定.恢复的时钟通过另一个PLL,将时钟频率降低到较低的速率.本地定时可以与此时钟同步,也可以与同步到集中定时源的另一个本地时钟同步.与源的同步确保了网络中所有节点的时钟同步.根据系统要求,本应用中使用的PLL可能需要低环路带宽来滤除时钟信号中不需要的抖动.

图2.同步时钟示例

PLL可以使用集成时钟IC或压控晶体振荡器(VCXO),相位检测器和环路滤波器实现离散.当需要尽可能低的抖动和最佳可能的相位噪声时,优选分立解决方案.在某些应用中,处理器或ASIC将相位检测器和电荷泵集成在IC内,因此只需要VCXO压控振荡器和外部环路滤波器,如下面的图3所示.

图3.ASIC中的部分集成PLL

但是,离散PLL解决方案存在多种缺点.分立式PLL需要模拟设计专业知识,并且对板级噪声敏感,因此在设计和PCB布局中必须特别小心.此外,分立PLL通常提供单个输出频率.如果设计的频率要求发生变化,则必须提供单独的VCXO.在某些应用中,需要多个压控振荡器来生成应用中的所有所需频率,从而增加了BOM的复杂性.为了解决这些缺点,现在可以通过SiliconLab的Si571实现双通道,四通道甚至任何速率的I2C可编程VCXO,通过用单个器件替换多个分立VCXO来满足多速率应用.
另一种方法是使用抖动衰减时钟倍频器IC,它集成了片内PLL电路.时钟倍频器保持对参考时钟的锁定,滤除不需要的抖动,并为发送器生成倍频输出时钟.在时钟倍频器IC选择中必须特别小心,因为所有时钟倍频器都不相同.对于高速串行数据传输应用,只有最高性能的时钟倍频器IC才能提供满足最终应用要求所需的抖动性能.
关键规范是最大抖动生成,而不是典型的抖动生成.指定最大抖动的时钟倍频器使硬件设计人员能够在电路板中的数据路径和定时组件之间分配抖动预算,并确保在所有条件下都有足够的余量.另外,检查时钟倍频器IC上可用的环路带宽选项.如果需要参考时钟的抖动衰减,则环路带宽通常必须为1kHz或更低.最后,确认时钟倍频器IC支持所有必需的频率规划.Silicon晶振Si5319是一个提供抖动衰减和任意速率频率合成的频率捷变时钟倍频器的例子.
最后,当需要系统级时钟功能时,时钟解决方案优于离散解决方案.一个例子是输入时钟之间的无中断切换,其中时钟监视主参考时钟的质量,并在检测到主时钟上的报警条件时切换到辅助参考.另一种流行的系统级时钟要求是保持,其中时钟在没有有效参考时钟的情况下继续产生稳定的输出时钟.可以从多个供应商处获得满足这些系统级要求的时钟.

下表总结了何时应使用XO,VCXO或时钟解决方案.

	XO	VCXO	时钟
主要功能	异步定时 CDR参考时钟	同步定时时钟倍增/抖动衰减作为离散锁相环的一部分生成单输出时钟	同步定时时钟倍增抖动衰减生成多路输出时钟系统级功能(保持、无中断切换)
频率	固定	调谐范围内的连续变化(典型值+/-100ppm)	可通过?Pinterface重新配置以支持大量非频率计划
设计复杂性	低	高	低
综合	高	低	高
抖动滤波器	没有	是(离散)	是(综合)
使用时间	需要本地振荡器	要求最低的相位噪声/抖动性能集成在碳化硅/FPGA中的锁相环电路	集成解决方案是首选需要抖动衰减和/或时钟倍增需要频率灵活性需要系统级功能

表1定时解决方案指南

遵循上面列出的准则,为即将到来的设计选择合适的时钟或振荡器可以大大简化.硅实验室提供各种抖动衰减时钟乘法器、时钟发生器、时钟缓冲器、XO和压控晶振,以满足客户独特的时序要求.

正在载入评论数据...

上一篇：系统频率源可通过时钟发生器与晶振整合优劣点

下一篇：在线解读Q13MC1461000100爱普生晶振编码的秘密

此文关键字：晶体振荡器应用方案 XO时钟振荡器同步时钟VCXO晶振

姓名：
邮箱：
正文：

资讯中心

金洛博客

异步时钟与同步时钟的晶体振荡器使用解决方案

相关资讯