晶振的发展与人类的生活是息息相关的，从上世纪40年代开始，石英晶体就作为主要的电子元器件黑线在我们身边，在这几十年中，频率元件行业得到重大突破，无论是工艺还是技术，都达到非常高的标准，从KHZ，MHZ到GHZ，无不验证晶振的成长。现在国内外各大晶振厂家和工程师，都在研发LVDS,LV-PECL差分晶振，因为它对于现在的科技发展有着比较大的作用。LV-PECL，LCMOS，LVDS，ECL都是差分晶体振荡器的输出方式，从ECL开始。
ECL的历史：
ECL于1962年由摩托罗拉首次以IC形式引入，作为其单片发射极耦合逻辑（MECL1）。它是最古老的IC逻辑形式之一。这种形式的逻辑导致比DTL或TTL更快的运行速度并且还很好地融入了IC流程：
它取决于电阻比，而不是绝对值；所有匹配的晶体管使设计更容易；晶体管工作在线性区域或关闭，从不处于饱和模式，这增加了处理步骤；让晶体管快速恢复。
许多组件适合一个隔离区域，这导致有效的芯片尺寸。与其他解决方案相比，功耗非常高。所有设备的输出都设计为终止，信号摆动很小。这些要点赋予ECL独特的特征。该ECL逻辑不断发展，现在可用于GHz范围。这是永远的缩小石英晶振尺寸，采用RFSiGe工艺实现低噪声和最佳速度。
ECL如何连接系统：
上述逻辑门可以连接到其他门以开始执行系统功能。

为了获得最佳性能，必须终止两个输出。如果只使用一个输出，则为占空比和抖动可能会受到不利影响。在此示例中，终止GATE1输出，然后一个信号连接到另一个信号的GATE2,GATE2输入可以来自系统中的某些其他ECL信号。由于逻辑电平以正引线为参考且逻辑电平较小，因此为正功率电源分配对于获得最佳抗噪声和抖动性能至关重要。
LVDS和PECL输入电平：

ECL逻辑如何工作：

基本门如下所示：
如果IN1和IN2均低于VBB，则：
•ICONST的所有电流都将通过Q3。实际上IN1和IN2只需要低于120mV用于R2中电流的VBB是R1中的电流的100倍。
•R1上的压降仅为Q5的基极电流。逻辑高（VHI）则约为一个VBE（1二极管压降）低于正电源。
•能够连接到更多逻辑门而没有晶体管处于饱和状态（集电极电压远低于基极电压）的目标，逻辑电平或摆幅需要大约为一个VBE。因此，逻辑低（VLO）约为两个VBE量。如果IN1和IN2中的任何一个或两个都高于VBB，那么：
•ICONST的所有电流都将通过Q1或Q2。实际上IN1和IN2只需要约120mV在VBB之上，R1中的电流是R2的100倍。
•R2两端的电压降仅为Q6的基极电流。逻辑高（VHI）则约为一个VBE（1二极管压降）低于正电源。
•R1上的压降约为一个VBE，因此OUT2将比正电源低约两个VBE压降。ECL型输出是晶体管的发射极。没有下拉，因此下拉必须是外部。这样做有几个原因：
•此逻辑旨在实现非常高的速度，因此需要终止线路以控制振铃和来自传输线的反射结束。发射极跟随器提供低阻抗输出终端。
•端接通常在25欧姆至100欧姆范围内。这将导致IC中的功率过大如果在内部完成。
•对于比正电源节点低2.0伏的节点，终端通常为50欧姆。
•执行逻辑门时，输出可以连接在一起。这形成了另一个称为“线或”的逻辑点这不会增加任何增加的门延迟。
差分晶振LVDS和PECL输出电平:

LVDS电平不随电源电压而变化，PECL输出电平遵循电源电压，显示的值仅适用于标称电源电压。

Pletronics Crystal公司PECLVCXO系列源自PE9器件，因此具有相同的特性作为PE9系列。
ECL，PECL和LV-PECL的区别是什么?
ECL，PECL或LV-PECL晶振之间没有区别。对于这种类型的电路，负引线中的电流几乎是恒定的，没有开关瞬变。该差分级用恒定电流源偏置。VBB推导支路是电阻性的而不是随输入水平而变化。正电源引线具有输出瞬态，可为任何不匹配的容性负载充电。
选择ECL从地面到负面供应。因此，具有最大瞬态的器件引线连接到地平面。这导致了以地面和地面为参考的逻辑电平变得有点独立于电源电压。
由于许多系统采用5.0V的TTL或CMOS逻辑工作，设计人员开始使用ECL，正极引线连接到+5.0V，负极引线接地。这增加了一些设计和布局需求但这也意味着系统中只需要少一个电源。因此，如果差分晶体振荡器ECL是积极的，那么ECL是正ECL或PECL。值得注意的是，这是一个术语变化，但所涉及的IC不需要改变。
随着时间的推移，系统电源电压降低，通常降至3.3V和2.5V，以及术语低电压正发射极耦合逻辑（LVPECL）被创造出来。
总结一下，ECL，PECL和LVPECL的原理图可以相同，电阻值可能会发生变化较低的电压。这些术语比基于技术的变化更基于市场营销。
Pletronics Crystal的PE7和PE9系列时钟振荡器的区别是什么？时钟振荡器？
Pletronics提供各种PECL输出解决方案。这些解决方案都符合通常所接受的PECL晶振规范。这些在实现输出频率的方法上不同。
一般来说时钟信号就是差分信号，可以最大限度的减少电磁干扰和射频干扰，而且频率范围可以从1.000MHZ~1000.000MHZ之间选择，输出的终端信号拥有低阻抗性。LV-PECL和PECL其实是一样的，只是带LV表示是低电源电压的，差分信号输出的石英晶体振荡器电压范围最大不超过+5.0V，最低的才+1.8V，早已实现低电压，低电流，因此许多人认为没必要再加LV了。

正在载入评论数据...

上一篇：回顾石英水晶的发现与转变晶振过程

下一篇：125M振荡器与SAW滤波器技术比较

此文关键字： Pletronics Crystal LV-PECL差分晶振差分晶振

姓名：
邮箱：
正文：

资讯中心

金洛博客

Pletronics差分晶振PECL时钟和终端

相关资讯