按性能来分类的话,晶振大致可以分为两种,一种是有源器件,另一种是无源器件,它们的不同之处除了外观上会有些不同之外,更重要的是各自发挥的作用.这两种都同属于晶振这个大类,但是有源晶振比无源的性能,成本,功能也更高,还有比较明显的区别是二者的规格参数.无源的主要参数指标是频率,频率公差,负载电容,工作温度和尺寸,有源的同是尺寸,电源电压,脚位,输出方式,功耗等.其中输出方式和电压是比较重要的,HCSL是振荡器其中比较常用一种输出逻辑,也是我们今天将要探讨的主题.

图14:HCSL驱动器输出结构

HCSL驱动器选项仅在某些SiTime振荡器系列中可用.HCSL输出结构(见图16)由14mA开关电流源驱动,通常通过50Ω电阻端接到地,如图15所示.标称信号摆幅为700mV.输出端的开漏晶体管在几千欧的范围内具有相当高的阻抗.从AC的角度来看,输出晶体管阻抗与50Ω负载电阻并联,导致等效电阻非常接近50Ω.由于此接口中使用的走线具有50Ω的特征阻抗,因此从负载反射的任何信号都将在源处被吸收.通常,两个小电阻R1和R2(见图15)与高阻驱动器串联.它们通过减慢输出电流的快速上升来起到过冲限制器的作用,并且不会影响源上的阻抗匹配.SiTime晶振建议这些电阻为33Ω.

图15:HCSL接口终端

使用LVPECL有源晶振驱动HCSL接收器
典型的HCSL接口采用电流模式驱动器,在源极使用50Ω至GND端接,在接收端使用无端接.此外,对于HCSL输出驱动程序,LVPECL驱动程序可用于驱动HCSL输入.图16显示了用于驱动具有LVPECL输出的HCSL接收器的推荐终端原理图.为了满足HCSL接收器所需的750mV的VOH电平和0V的VOL电平,它采用交流耦合电容来分离源极和负载偏置电压.
负载侧的戴维宁等效终端还在接收器输入上设置适当的共模电压.电阻器RB为LVPECL驱动器提供适当的DC偏置.对于石英晶体振荡器2.5V和3.3V工作电压,建议的终端网络组件值如图16所示.

图16:LVPECL到HCSL接口

使用LVPECL振荡器驱动CML接收器

图17:LVPECL到CML接口

大多数SiTime差分晶体振荡器没有CML输出选项,但它们可用于使用LVPECL驱动器驱动CML接收器.在这种情况下,端接原理图必须确保接收器输入端的400mV单端电压摆幅和VDD-200mV共模电压[2].图17显示了推荐的终端原理图,用于驱动具有LVPECL输出的CML接收器.由于LVPECL和CML共模电压之间存在较大差异,因此需要用于直流电流隔离的交流耦合电容.电阻RB用于LVPECL驱动器的正确偏置.接收器侧的戴维南等效终端设置适当的偏置电压,并与RB电阻一起确保正确的信号摆幅.

正在载入评论数据...

上一篇：人造石英晶体红外线吸收系数转换公式

下一篇：OCXO和TCXO振荡器的稳定性降解

此文关键字： SiTime振荡器资料 HCSL输出晶振有源晶振驱动器

姓名：
邮箱：
正文：

资讯中心

金洛博客

SiTime建议的HCSL输出晶振驱动器操作

相关资讯