我们日常生活中使用的很多产品设备都带有DRR储存器,常见的有服务器,PC,智能手机,gps等.那么什么是DRR?DRR就是双倍速率同步动态随机储存器,DDR内存是在SDRAM内存基础上发展而来的，因此对于内存厂商而言，只需对制造普通SDRAM的设备稍加改进，即可实现DDR内存的生产，可有效的降低成本。
终止双倍数据速率（DDR）存储器信号的目的是保持信号完整性。电路板设计人员必须正确终止信号线和贴片晶振，并有效利用布局空间来实现这一目标。通过选择具有适当阻抗值的BGA端接阵列，设计人员可以实现这一目标。
DDR存储器的终止标准.

所需的终止样式基于DDR内存应用程序。满足EIA/JEDEC标准JESD8-9A正确信号处理要求的两类终端如图1和图2所示。在0-2.5伏逻辑交换范围内工作的2.5VI/O存储器总线标准是SSTL_2,该标准适用于高速DDRSDRAM接口。DDR本质上不需要提高时钟频率就能加倍提高SDRAM的速度，它允许在时钟脉冲的上升沿和下降沿读出数据，因而其速度是标准SDRAM的两倍.
终止方法可以利用BGA样式封装提供的紧凑路由。建议使用I类电阻器端接方法以获得最佳性能。它减少了所需的石英晶振元件数量/位置和电路板空间，同时提供更简单的信号路由，更少的反射以及更好的带宽和稳定性。VTT等于VREF，等于VDD的50％。VTT必须始终保持低于0.040伏特的VREF偏移。建议使用多个并联电容去耦，并应特别注意尽量减少ESR和ESL。

终端电阻应尽可能靠近双列直插式内存模块（DIMM）插槽，以最大限度地减少信号路由长度。如果使用电阻阵列或仅带终端电阻的BGA网络，双通电容应放置在VTT终端岛和VSS平面之间，每两个终端电阻至少有一个0.01μF电容，间隔均匀。采用任何一种端接方法，PCB应在端接岛的每端包含一个10μF钽电容，用于批量去耦。图3显示了采用带终端电阻和双极电容的BGA封装的完整终端解决方案示例。

图3展示了将双通电容器集成到BGA部件中的优势。设计人员应在顶部PCB层上安装0.050“宽的VTT端接岛，以优化印刷电路板（PCB）布局和布线。VSS平面位于下埋PCB层，如果可能，应该没有插槽。

通过正确选择元件并仔细关注布局和布线技术，可以非常有效地解决DDR存储器终端解决方案。DDR运用了更先进的同步电路，使指定地址、数据的输送和输出主要步骤既独立执行，又保持与CPU完全同步. BGA电阻器或有源晶振端接收器为完成此任务提供了最有效的方法。

正在载入评论数据...

上一篇：Oscilent电子拓展了SAW滤波器设备Web支持

下一篇：Transko Crystal冲突矿产政策声明

此文关键字：数码电子晶振高精度储存器晶振内存模块晶振

姓名：
邮箱：
正文：

资讯中心

金洛博客

DDR存储器的定义与终端布局

相关资讯